“半導(dǎo)體、芯片、集成電路、晶圓之間有什么區(qū)別”？

不僅外行，連很多業(yè)內(nèi)人士也并未理解此間差異，

具體來說，

半導(dǎo)體是一種材料，晶圓是將半導(dǎo)體材料打磨成規(guī)定大小形狀厚度的產(chǎn)物，

芯片指晶圓上的某一管芯，集成電路是芯片的一種。

逐條分析，

（1）晶圓：

先說半導(dǎo)體和晶圓，

各位聚餐時(shí)，見過那種大圓盤吧？

這玩意放在桌面，飯菜置于其上，轉(zhuǎn)動圓盤，方便各個(gè)位置的人夾菜。

圓盤的材料是什么？

是玻璃，

將玻璃按照規(guī)定大小、厚度、形狀打磨，產(chǎn)物即為圓盤，

同樣，如果以半導(dǎo)體為材料，按照規(guī)定大?。?/span>4/6/8/12英寸）、厚度（XX微米）及形狀（圓形）打磨，產(chǎn)物即為晶圓。

（2）半導(dǎo)體：

那么，作為晶圓的物理載體，半導(dǎo)體是一種怎樣的材料？

這就不得不提到，從導(dǎo)電性的角度，對材料的區(qū)分——絕緣體、半導(dǎo)體和導(dǎo)體，

為什么有些材料的導(dǎo)電能力如此優(yōu)異，有些材料卻對電流深惡痛絕？

更有些材料，可以在二者之間切換，對電流，有時(shí)來者不拒，有時(shí)大門緊閉？

從物理學(xué)家玻爾說起。

1911年，哥本哈根大學(xué)的博士畢業(yè)名單中，出現(xiàn)了尼爾斯·玻爾（Niels Bohr）的名字，

玻爾的博士論文，名為《Studies on the Electron Theory of Metals》，研究對象，是當(dāng)時(shí)尚不成熟的電子理論。

此后數(shù)年，玻爾遠(yuǎn)赴英國，在劍橋和曼徹斯特留下足跡。

這段經(jīng)歷使玻爾了解到當(dāng)時(shí)的兩種原子模型：湯姆遜的“葡萄干布丁模型”，盧瑟福的“原子行星模型”，

前者認(rèn)為，原子是一個(gè)帶正電的“均勻球體”，帶負(fù)電的電子鑲嵌其中，整體呈電中性，

電子在原子中的分布，類似分散嵌于布丁各處的葡萄干，故稱“葡萄干布丁模型”。

后者認(rèn)為，原子中心存在一個(gè)直徑極小但質(zhì)量極大的帶正電原子核，電子繞核運(yùn)動，

電子在原子中的分布，類似行星圍繞太陽，故稱“原子行星模型”。

兩者均不夠完善，諸多現(xiàn)象無法得到合理解釋。

如上圖，從左到右，依次為“葡萄干布丁模型”、“原子行星模型”、“玻爾模型”以及后來的“電子云模型”。

對后來的芯片領(lǐng)域而言，玻爾模型的關(guān)鍵在于——明確了原子最外層電子的運(yùn)動特點(diǎn)，提出每種元素的化學(xué)性質(zhì)，很大程度上取決于外層電子的數(shù)量。

這至關(guān)重要。

當(dāng)時(shí)發(fā)現(xiàn)的最佳導(dǎo)體材料，最外層軌道只有一個(gè)電子，

最佳絕緣體材料，最外層軌道具有八個(gè)電子，

基于這一原子理論，物理學(xué)家可以預(yù)測哪些材料是良好的導(dǎo)體，哪些材料是良好的絕緣體，

即：容易釋放外層電子的物質(zhì)，屬于導(dǎo)體，不容易釋放外層電子的物質(zhì)，屬于絕緣體，

理論上，任何材料的導(dǎo)電性，都由其最外層電子數(shù)決定。

當(dāng)時(shí)不能看到原子，基于量子理論的玻爾模型，只是一種猜想，

但，已有實(shí)驗(yàn)證明了某些材料的電導(dǎo)率，人們可以通過這些數(shù)據(jù)，檢驗(yàn)?zāi)Ｐ偷臏?zhǔn)確性，

結(jié)果完全吻合。

一般來說，外層電子數(shù)不超過三個(gè)的元素，構(gòu)成導(dǎo)體，而擁有五個(gè)或更多外層電子的元素，構(gòu)成絕緣體，

而構(gòu)成半導(dǎo)體的元素，處于二者之間——Si、Ge等元素，最外層軌道具有四個(gè)電子，

這正是半導(dǎo)體材料能夠在導(dǎo)體和絕緣體之間切換的關(guān)鍵。

通過名為“摻雜”（doping）的方式，可以改變半導(dǎo)體材料的電學(xué)特性，

純硅材料，每個(gè)硅原子與4個(gè)相鄰硅原子共用4個(gè)外層電子，外層電子被牢牢鎖定，

若在硅材料中摻雜少量具有5個(gè)外層電子的砷，4個(gè)電子與硅原子配對，多出的1個(gè)電子，便可自由移動，

摻入一定數(shù)量砷原子，產(chǎn)生足夠多的自由電子，原本不導(dǎo)電的半導(dǎo)體材料，便可以起到導(dǎo)電作用。

反之，若在硅材料中摻雜少量具有3個(gè)外層電子的硼，3個(gè)電子與硅原子配對，仍缺1個(gè)電子，本該擁有電子的那個(gè)位置，成為“空穴”，

“空穴”的移動，亦可產(chǎn)生電流。

簡言之，導(dǎo)體材料，外層電子數(shù)不超過三個(gè)，

絕緣體材料，外層電子數(shù)不少于五個(gè)，

半導(dǎo)體材料，外層電子數(shù)四個(gè)，可通過摻雜的方式，改變材料的電學(xué)特性。

（3）集成電路和芯片：

理解半導(dǎo)體和晶圓，接下來，說說集成電路（Integrated Circuit）和芯片（Chip）。

我們常常將二者視為等價(jià)概念，其實(shí)并不準(zhǔn)確，

先給出結(jié)論——芯片，是寬泛的概念，代指半導(dǎo)體器件，

而半導(dǎo)體器件，可分為兩類，

1）集成電路器件，Integrated Circuit Device，

2）分立器件，Discrete Device，

分立器件于1947年發(fā)明，集成電路于1958年誕生，

二者有何區(qū)別？

答：分立器件，一顆芯片上，只有一種電子元件（晶體管、二極管等），功能單一，

集成電路，一顆芯片上，集成不同類型的電子元件（晶體管、電阻、電容等），構(gòu)成一個(gè)復(fù)雜的電路系統(tǒng)。

Si、Ge、SiC等半導(dǎo)體材料，均可用于制備晶體管、二極管等分立器件，

以分立器件的典型——功率MOSFET（場效應(yīng)晶體管）為例，解釋其中邏輯，

仍然從材料視角理解該結(jié)構(gòu)，

從導(dǎo)電性角度，將材料分為三種——絕緣體、半導(dǎo)體和導(dǎo)體，

這張圖里，自下而上，N+襯底、N-外延層、P阱、N+區(qū)均為半導(dǎo)體材料，

柵極、源極和漏極為導(dǎo)體材料，

包裹柵極的那一圈白色區(qū)域，為絕緣體材料，

我們說，芯片的本質(zhì)，就是以絕緣體、半導(dǎo)體和導(dǎo)體為基本部件的搭積木游戲，原因正在于此，

初學(xué)者不必為眼花繚亂的術(shù)語所迷惑，“N+襯底”、“P阱”之類的名詞，不過是描述該區(qū)域半導(dǎo)體材料某些特征之考慮，

基于第一性原理，拿到一個(gè)器件結(jié)構(gòu)圖，首先應(yīng)該判斷，每一區(qū)域的材料屬性，

具體到半導(dǎo)體材料，借助上述名為“摻雜”的方式，可以制造出不同摻雜濃度的區(qū)域，

比如N+襯底、N-外延，這里的+、-分別代表重?fù)诫s、輕摻雜（摻雜濃度之高低）。

接下來這段，是更加細(xì)節(jié)、更加專業(yè)的知識，

如果各位對芯片領(lǐng)域較為熟悉，可以仔細(xì)閱讀，如果不是專業(yè)人士，可以跳過。

功率MOSFET的本質(zhì)是什么？

頂部并聯(lián)的元胞 + 底部串聯(lián)的漂移區(qū)和襯底，

功率MOSFET的有源區(qū)，并非單一的晶體管，而是由成千上萬個(gè)完全相同的、微小的晶體管單元緊密排列，再通過并聯(lián)連接而成。

多數(shù)截面圖只給出單元胞結(jié)構(gòu)，不容易想象整個(gè)有源區(qū)的情形，對初學(xué)者尤其不利。

上圖給出兩個(gè)相鄰元胞緊密排列的情形，

可以看到，每個(gè)元胞都有獨(dú)屬于自己的溝道、柵介質(zhì)和歐姆接觸區(qū)，

電流從源極流入，分散流經(jīng)所有并聯(lián)的元胞溝道，再匯合流向漏極，

并聯(lián)的元胞越多，器件能承受的總電流（額定電流）就越大，

并聯(lián)的元胞越多，器件整體的溝道電阻越低，

各位可以想象上面這張圖，元胞往左右兩邊無限延伸，大概就是那樣的情形。

在并聯(lián)元胞層下方，是一個(gè)相對較厚的低摻雜半導(dǎo)體層，稱為漂移區(qū)。

漂移區(qū)的關(guān)鍵作用，是在關(guān)斷狀態(tài)下，承擔(dān)施加在漏極之上的高電壓，其厚度和摻雜濃度決定了器件的擊穿電壓。

而漂移區(qū)，正是通過外延方式，生長于襯底之上。

然而，上述所有絕緣體、半導(dǎo)體和導(dǎo)體材料構(gòu)成的整體，稱之為MOSFET（晶體管的一種），

如果我們想制備集成電路器件，就必須在同一片晶圓上，制備電阻、電容、電感等元件，

如何做到這一點(diǎn)？

早在1958年，人們已知道，通過摻雜，可以用Si材料制造二極管和晶體管，

另外幾種常用元件，包括碳粉黏結(jié)而成的電阻（碳材料），金屬陶瓷電容（金屬、陶瓷材料），以及銅線繞制的螺旋線圈電感（銅材料）。

想要制備集成電路器件，就必須用Si材料制備電阻、電容、電感。

純凈的Si不適合作為電阻器，因其幾乎等于絕緣體，會阻斷所有電流，

通過改變摻雜雜質(zhì)的多少or硅材料的形狀，可以控制Si的導(dǎo)電性，實(shí)現(xiàn)不同阻值。

利用PN結(jié)特性，可以用Si材料制造電容，

施加反向電壓阻斷電流，一側(cè)為正電荷，一側(cè)為負(fù)電荷，恰好作為電容的正負(fù)極板。

至于電感，只需將電阻很小的Si材料加工成螺旋狀，便能做出電感線圈。

當(dāng)年的行業(yè)先驅(qū)，正是通過這種方式，將不同類型的元件，集成在一塊硅片上，

集成電路器件，由此發(fā)明。

（4）芯片和晶圓：

最后，說說芯片和晶圓，這也是經(jīng)?；煜母拍?。

這張圖，雖然很糊，但恰好用紅色標(biāo)記圈出了我想說明的區(qū)域，各位勉強(qiáng)看之，

可以看到，紅圈之內(nèi)，是一方形、白色區(qū)域，

通常所說的“芯片”，即為這樣一個(gè)個(gè)方形區(qū)域，器件設(shè)計(jì)領(lǐng)域稱之為管芯。

當(dāng)然，不同領(lǐng)域有不同稱謂，

除了“管芯”，“die”、“晶粒”等名詞，也是指這一物體。

示意圖看得更加清晰，

制造流程即將結(jié)束時(shí)，會沿著劃片道（圖中紅色的橫縱線條），將晶圓切分為諸多方形管芯，即為圖中的橙色方形區(qū)域，

而一顆管芯的大小，即為通常所說的“芯片面積”，面積越大，可以承載的電流密度越大，

千百管芯，構(gòu)成晶圓之主體，

而一片晶圓可以生產(chǎn)多少管芯，取決于管芯面積的大小，以及生產(chǎn)良率。

小結(jié)：

1）以半導(dǎo)體為材料，按照規(guī)定大?。?/span>4/6/8/12英寸）、厚度（XX微米）及形狀（圓形）打磨，產(chǎn)物即為晶圓，

2）從導(dǎo)電性角度，將所有材料分為三種：導(dǎo)體、半導(dǎo)體和絕緣體，

導(dǎo)體材料，外層電子數(shù)不超過三個(gè)，

絕緣體材料，外層電子數(shù)不少于五個(gè)，

半導(dǎo)體材料，外層電子數(shù)四個(gè)，可通過摻雜的方式，改變材料的電學(xué)特性。

3）芯片，是寬泛的概念，代指半導(dǎo)體器件，

而半導(dǎo)體器件，可分為兩類，

1、集成電路器件，Integrated Circuit Device，

2、分立器件，Discrete Device，

分立器件，一顆芯片上，只有一種電子元件（晶體管、二極管等），功能單一，

集成電路，一顆芯片上，集成不同類型的電子元件（晶體管、電阻、電容等），構(gòu)成一個(gè)復(fù)雜的電路系統(tǒng)。

4）通常所說的“芯片”，是一個(gè)個(gè)方形區(qū)域，器件設(shè)計(jì)領(lǐng)域稱之為管芯（又名die、晶粒）。

千百管芯，構(gòu)成晶圓之主體，

而一片晶圓可以生產(chǎn)多少管芯，取決于管芯面積的大小，以及生產(chǎn)良率。