电竞比分网-中国电竞赛事及体育赛事平台

分享

Physical Verification 介紹——PERC(1)

 mzsm 2022-06-22 發(fā)布于湖北

本公眾號【讀芯樹:duxinshu_PD】主要介紹數(shù)字集成電路物理設(shè)計相關(guān)知識,才疏學(xué)淺,如有錯誤,歡迎指正交流學(xué)習(xí)。

這是集成電路物理設(shè)計的第六個系列【Physical Verification】的第十一篇文章,本篇文章主要介紹PERC相關(guān)內(nèi)容:

01

什么是PERC?

  • PERC = Programmable Electrical Rules Checking (可編程電學(xué)規(guī)則檢查)

  • PERC用于檢查DRC和LVS檢查不出的芯片可靠性問題,主要包括ESD相關(guān)問題、EOS問題、介質(zhì)擊穿問題、連接可靠性問題等等,可通過自主定制可編程來檢查相關(guān)芯片可靠性。

  • PERC主要檢查以下問題:

    Netlist Checks: 檢查網(wǎng)表的完整性,不需要layout數(shù)據(jù)。

    Netlist Driven Layout Checks (LDL): 檢查網(wǎng)表完成后,檢查版圖數(shù)據(jù)。

    Current Density Checks: 檢查版圖上ESD泄放路徑的電流密度。

    Point-to-Point (P2P) Resistance Checks: 檢查版圖上ESD泄放路徑的電阻大小,保證有低電阻值以順利泄放ESD電流。

    圖片

  • Calibre PERC用于驗證foundary提供的標準rule或者自定義的custom rule的寬范圍的可靠性檢查。

02


Why PERC?

  • 傳統(tǒng)的DRC/LVS/ERC/ANT的檢查并不能完全保證芯片的可靠性。

  • ESD/EOS/Latch-Up相關(guān)的可靠性問題直接影響芯片的良率和可靠性,需要進行特殊的檢查,這需要使用PERC進行相應(yīng)的檢查。

03


Calibre PERC Catalog

  • Direct Gate Connection to Supply: 檢查MOS的gate端是否直接連接到Power/Ground上。

    圖片

  • MOS Floating Gate:檢查MOS的gate端是否是懸空的。

    圖片

  • MOS Bulk Connection: 檢查MOS的bulk端的連接。

    圖片

  • Forward-Bias Diode Between Power and Ground: 在Power和Ground之間存在正偏的Diode或者ggMOS。

    圖片

  • Capacitor-Like Device Between Power and Ground: 檢查是否存在電容連接方式的MOS在Power和Ground之間。

    圖片

  • Floating Input, Power and Ground Ports: 檢查是否存在floating port存在。

    圖片

  • Cell Tie-Off: cell的輸入信號不能之間連接到Power/Ground上。

    圖片

  • Level Shifter Cells: 檢查MOS的連接是否屬于一個電壓域,如果不屬于一個電壓域則應(yīng)該位于Level Shifter內(nèi)。

    圖片

  • Bipolar Protection Between different power domain:不同電壓域之間的保護器件。

    圖片

  • Gate-Ground NMOS & Resistor Protection: 不同電壓域之間的保護器件。

    圖片

  • Serially-Connected Gates and Pins Connections: 

    圖片

  • Level Shifter: 

    圖片

  • Back-to-Back Diodes Protection: 檢查不同電壓域的ground之間是否存在Back-to-Back Diode器件。

    圖片

  • Input Pad to MOS Gate Protection: 在Pad和MOS的gate端之間需要存在ESD電阻保護器件。

    圖片

  • Power Supply Pad's Protection: 在Power與Ground之間需要存在ESD保護器件。

    圖片

  • Resistor Protection of MOS Device: MOS的gate端如果通過電阻連接到Power/Ground時,需要保證一定的電阻值。

    圖片

  • Input Pins Connectivity:Input pins是否連接確定的器件。

    圖片

  • I/O Pad Protection with NMOS and Resistor:

    圖片

  • Big Buffers: mullti-finger的buffer的寬度不能超過某個數(shù)值。

    圖片

  • Stacked NFETs and Diodes' String Number:

    圖片

  • I/O Pad's Diode Protection:

    圖片

  • I/O Pad's NFET and Diode Protection: 

    圖片

  • ESD Protection for Low Voltage MOS: 

    圖片

  • ESD Protection for Input Gates: 

    圖片

04


PERC in the Design Flow

  • Inputs for PERC

    Rule file including: TVF functions statement containing the PERC rule check。SVRF statements: PERC commands, some LVS command.
    SPICE Netlist or GDSII layout database
  • Outputs from PERC

    Report file, listing the checks that were run and their results.
    SVDB for RVE support
    圖片

圖片

05


Calibre PERC cmd






calibre -perc -hier -auto rules #run PERC hier on a netlist and have hcells recognized automaticallycalibre -per -hier -hcell cell_list rules  #run PERC hier on a netlist and have recognized from a user-specified hcell listcalibre -perc rules #run PERC flat on a netlistcalibre -spice lay.net -perc -hier -auto rules #run PERC hier on a layout and have hcells recoginezed autocalibre -spice lay.net -perc rules             #run PERC flat on a layout
  • Examples: ESD protection for Gate connected to IO pad requires existence of: a, a resistor with resistance value greater than 100ohm; b, A diode connected MOSFET.








































TVF FUNCTION esd [/*  package require CalibreLVS_PERCproc esd_init {} {  perc::define_net_type 'Power' {lvsPower}  perc::define_net_type 'Ground' {lvsGround}  perc::define_net_type 'Pad' {in_pad? out_pad?}  perc::create_net_path -type 'r'}proc rule_1 {} {  perc::check_net -netType {!Power && !Ground} -pathType {Pad} -condition cond_1 -comment 'PAD with incorrect ESD protection'}proc cond_1 {net} {  set selected 0  set logic_gate_count [perc::count -net $net -type {lvsGate} -pinAtNet {lvsIn}]  if {$logic_gate_count ==0} {    return $selected  }  set result [perc::count -net $net -type {r} -pinAtNet {p n} -pinNetType {{p n} {Pad}} -list]  set res_count [lindex $result 0]  if {$res_count == 0} {    perc::report_base_result -title 'Missing Resistor'    set selected 1  }  if {$res_count > 0} {    set res_itr [lindex $res_list 0]    set res_val [perc::property $res_itr r]    if {$res_val < 100} {      perc::report_base_result -value 'Resistor exists but with value less than 100 ohm: $res_val' -list [list $res_itr]      set selected 1    }  }  set nest_count [perc::count -net $net -type {MN} -subtype {nch_esd} -pinAtNet {D} -pinNetType {{g} {Ground} {s} {Ground}  {Ground}}]  if {$nesd_count == 0} {    perc::report_base_result -title 'Missing ESD nmos device'    set selected 1  }  return $selected }*/]

圖片

PERC cmd:









lvsGate: device type referring to all logic gateslvsInjection: device type referring to all logic injection devicelvsIn: pin name referring to all input pins of logic gates and gate-based injection deviceslvsOut: pin name referring to all output pins of logic gates and gate-based injection deviceslvsPower: list of power nets defined by 'LVS POWER NAME' statementlvsGround: list of ground nets defined by 'LVS GROUND NAME' statementlvsTopPorts: list of nets connected to ports in the top celllvsTop: generic cell name referring to the top level cell

06


參考文獻




https://www./glossary/what-is-programmable-electrical-rules-checking.htmlCalibre PER User GuideCalibre PERC Catalog test-case and common examples

    本站是提供個人知識管理的網(wǎng)絡(luò)存儲空間,所有內(nèi)容均由用戶發(fā)布,不代表本站觀點。請注意甄別內(nèi)容中的聯(lián)系方式、誘導(dǎo)購買等信息,謹防詐騙。如發(fā)現(xiàn)有害或侵權(quán)內(nèi)容,請點擊一鍵舉報。
    轉(zhuǎn)藏 分享 獻花(0

    0條評論

    發(fā)表

    請遵守用戶 評論公約

    類似文章 更多