上接《淺談12吋晶圓集成電路芯片制程（工藝與工序）前端FEOL之一》

4 )淺源漏（汲）極前端延伸區(qū)（LDD）.

4.1  柵極寬度不斷縮小，溝道長度不斷減小，增加了漏源間電荷穿通的幾率。溝道中電場強度增大，電子（空穴）在強電場中獲得高能量注入并陷落到柵氧化層介質中，引發(fā)出器件可靠性問題。采用LDD結構性能得到改進。見圖14.及附注。 LDD結構也減少了短溝道效應。

4.2   NˉLDD注入和PˉLDD注入：

去膠清洗烘干后，第七塊光刻版定位光阻（光刻膠）保護PMOS區(qū)域。光刻顯影后對P阱進行淺結Nˉ注入（LDD）。（注入磷或砷）。圖15所示。第八快光刻版保護NMOS區(qū)域，光刻后對N阱區(qū)進行淺結Pˉ注入（LDD）。圖16所示。

注;N阱口袋注入進行n+摻雜，p阱口袋注入進行p+摻雜。

5 ) 側墻的形成：

側墻用來環(huán)繞多晶硅柵周圍，防止大劑量的漏/源注入過于接近溝道，避免發(fā)生漏源穿通現(xiàn)象。

5.1  首先利用LPCVD技術淀積一層保形的厚二氧化硅，用它形成多晶硅周圍的側墻。其厚度決定了側壁隔離的厚度，精心選取以優(yōu)化芯片特性。要高于多晶硅，一般幾百nm~1μm。如圖17.

5.2  再用各向異性無掩蔽干法（等離子回刻）刻蝕掉大部分二氧化硅，在多晶硅柵側壁留下一層二氧化硅。這側墻可以保護溝道，在后面的漏源注入時可阻止雜質離子進入淺結延伸區(qū)LDD。如圖18.形成側壁隔離層，構成淺源漏前端（淺源漏延伸區(qū)LDD）。

6)漏/源注入

6.1. 第九塊光刻版確定要注入的NMOS區(qū)域，進行較大劑量的N+漏源倒摻雜砷注入，結深大于LDD。（圖19）

.

6.2  第十塊光刻版確定PMOS注入區(qū)，進行較大劑量的P+倒摻雜硼注入形成PMOS漏源區(qū)。（圖20。）

6.3 中高劑量的摻雜稍微超過LDD結深。但比雙阱摻雜結深淺。

6.3.1較大的注入劑量降低了漏源區(qū)的寄生電阻，多晶硅電阻率也降低了。

6.3.2.注入后，晶圓快速退火（RTA）1000℃，1分鐘左右，即激活了注入的雜質，又消除了注入損傷恢復晶格結構，還將漏源區(qū)PN結推進到所需深度。但退火由于晶格損傷使雜質擴散系數變大，會出現(xiàn)極為異常高的擴散速率即瞬態(tài)增強擴散（TED），對小尺寸淺結器件是一個重要的問題。

6.3.3為避免離子注入的通道效應，離子注入之前要生長約10nm厚的犧牲氧化層，多晶硅上也要有氧化層，使注入離子散射。該氧化層還可以減少各種微量雜質被注入到硅襯底材料中。

7 )接觸孔與局部互聯(lián)

制作接觸孔的目的是硅有源區(qū)與金屬接觸（金屬硅化物）以達到降低MOS器件引線接觸電阻。金屬硅化物層與后面淀積的導電金屬有良好的電接觸使整個系統(tǒng)接觸電阻降低。

7.1  清洗后無掩蔽氫氟酸腐蝕漂洗，去除表面氧化層和各種污染。

7.2.   進入磁控濺射設備在表面淀積一層金屬鈦，（在真空腔中帶電氬離子轟擊鈦靶，釋放鈦原子淀積到晶圓上）。

7.3  進入快速退火（RTA）通入氮氣，600℃,1分鐘與硅接觸之處鈦與硅反應形成硅化鈦TiSi,硅化鈦是良導體，可與摻雜硅襯底以及多晶硅形成低阻歐姆接觸。鈦同時與氮氣發(fā)生化學反應生成氮化鈦，氮化鈦也導電但電阻率較高，僅可以做局部互聯(lián)。

7.4  Ti（鈦）有助于增加附著性，可得到很好的電接觸。TiN可以作為阻擋層和附著層，由于W與絕緣層的附著性差，做W栓連接（鎢能夠無空洞地填充孔）時TiN是好的阻擋層和附著層。光刻時TiN還是抗反射層。在接觸孔和通孔中使用W（鎢）栓可獲得良好的平坦性接觸，孔底部使用TiSi2與硅形成良好的接觸。連接源、漏區(qū)獲得良好的接觸電阻。通孔和接觸孔中，TiN包圍在W的周圍，增強了與氧化物的附著性。淀積W時TiN可以阻擋WF6對下層材料的侵蝕。TiN可用反應濺射技術制造，也可先在硅晶圓上淀積Ti然后在氮氣或氨氣中退火，Ti與下層的硅反應在鈦的底部形成硅化鈦，而TiN形成在頂部。

7.5  用第11塊光刻版確定表面需要保留氮化鈦的區(qū)域（用于局部互聯(lián)LI），光刻后多余的氮化鈦被腐蝕掉。多余的鈦也被腐蝕掉，留下硅化鈦接觸層。第二次退火RTA,使之變成低阻金屬硅化物。

l 至此前段工序（制程）FEOL的前端完成，接下來制作后端（BEOL）

待續(xù);詳見《淺談12吋晶圓集成電路芯片制程（工藝與工序）后端BEOL》

不妥之處請指教。

張紅專。