摘要：本文介紹了以高速線陣CCD和高性能FPGA作為核心構(gòu)建的高速貼片機(jī)圖像采集處理系統(tǒng)，它較好的滿足了貼片機(jī)圖像處理系統(tǒng)中數(shù)據(jù)量大，實(shí)時(shí)性強(qiáng)的要求。同時(shí)，在FPGA中用硬件描述語言實(shí)現(xiàn)了圖像的預(yù)處理算法，相對(duì)于軟件實(shí)現(xiàn)的預(yù)處理算法具有極大的速度優(yōu)勢(shì)，簡(jiǎn)化了后續(xù)處理軟件的工作量，大大提高整個(gè)圖像處理系統(tǒng)的速度和效率。
關(guān)鍵詞: CCD；FPGA；灰度拉伸轉(zhuǎn)換；FIFO
Line Scan CCD Image processing System Applied to SMD Placer
Chen An  Hu Yue Ming  Du Lian Ping
(Engineering  Research  Centre  for  Precision  Electronic  Manufacturing
Equipments  of  Ministry  of  Education,  South  China  University  of
Technology, Guangzhou, China)
Abstract: This image processing system is based on line scan CCD and FPGA , it meets the requirements of large amount of data and hard real time. FPGA is adopted to realize primary image processing, this leads to high efficiency in the following process.
Key Words: CCD; FPGA; Gray Degree Transfer; FIFO
引言：
SMT貼片機(jī)是SMT生產(chǎn)線中的關(guān)鍵設(shè)備，其生產(chǎn)速度往往成為SMT生產(chǎn)線產(chǎn)能的瓶頸。在貼片機(jī)圖像處理系統(tǒng)中，為了能提高生產(chǎn)速度，演化出了貼片機(jī)的“飛行采圖”技術(shù)。該技術(shù)允許貼裝頭在拾取了元器件后直接運(yùn)動(dòng)到貼裝位置進(jìn)行貼裝，而在貼裝頭高速運(yùn)動(dòng)的同時(shí)，位于貼裝頭經(jīng)過路徑上的線陣CCD圖像采集處理系統(tǒng)對(duì)貼裝頭拾取的元器件進(jìn)行圖像采集處理和矯正。該技術(shù)簡(jiǎn)化了貼片機(jī)圖像采集系統(tǒng)的采圖方式，減少了貼裝頭加減速的次數(shù)，提高了生產(chǎn)速度。
本文描述的就是在國(guó)產(chǎn)貼片機(jī)中采用的具有自主知識(shí)產(chǎn)權(quán)的線陣CCD圖像采集處理系統(tǒng)。該系統(tǒng)采用高速線陣CCD和高性能FPGA為核心，構(gòu)建了具有大數(shù)據(jù)吞吐，強(qiáng)實(shí)時(shí)處理特性的貼片機(jī)圖像采集/處理系統(tǒng)，能夠滿足貼片機(jī)的“飛行采圖”技術(shù)要求。圖1為該系統(tǒng)的結(jié)構(gòu)框圖。

1 高速線陣CCD
    為了能夠在貼裝頭高速運(yùn)動(dòng)的同時(shí)采集圖像，該系統(tǒng)采用了Dalsa公司的IL-P1系列高速線陣CCD。該系列線陣CCD最高數(shù)據(jù)率雖然只有25M，但是由于采用了單雙通道同時(shí)輸出的技術(shù)，因此其最高線掃描頻率可以達(dá)到87kHz。以該掃描頻率，在貼片機(jī)圖像采集處理系統(tǒng)中可以采集到線速度達(dá)到3米/秒的元器件而擁有足夠的采集精度。
2 圖像處理模塊
    該處理系統(tǒng)可以實(shí)現(xiàn)多種圖像預(yù)處理，例如：圖像增強(qiáng)、灰度變換、去除噪聲、灰度拉伸等。為了說明問題且結(jié)合實(shí)際需要，這里只對(duì)圖像的灰度拉伸作一詳細(xì)介紹。由于拍攝對(duì)象的灰度值一般都比較集中，要對(duì)它們實(shí)現(xiàn)準(zhǔn)確定位，就需要清晰地分辨出元件的輪廓以及管腳位置。這就要求把窄的灰度范圍拉寬，使得元件的輪廓更加清晰。由于不同元件的灰度值有所不同，因此設(shè)置了8個(gè)不同的灰度值區(qū)間，可以通過選擇信號(hào)，選擇合適的拉伸范圍。拉伸模型見圖2。

為了方便計(jì)算并結(jié)合現(xiàn)場(chǎng)應(yīng)用，設(shè)置了s0(0~64)、s1(25~89)、s2(50~114)、s3(75~139)、s4(100~164)、s5(125~189)、s6(150~214)、s7(175~239)八個(gè)拉伸區(qū)間，通過狀態(tài)機(jī)實(shí)現(xiàn)不同狀態(tài)的輪轉(zhuǎn)。假如選擇了s0(0~64)，將對(duì)位于該區(qū)間內(nèi)的灰度值映射到（0～255）的范圍內(nèi)，大大拉伸了灰度范圍，使得元件的輪廓更加清晰突出。這些范圍可以根據(jù)具體需要，靈活設(shè)置。下面的程序通過一個(gè)狀態(tài)機(jī)實(shí)現(xiàn)了八個(gè)選擇區(qū)間的轉(zhuǎn)換。圖3是通過set信號(hào)轉(zhuǎn)換拉伸區(qū)間已經(jīng)在s0和s1內(nèi)實(shí)現(xiàn)拉伸的效果。從圖3可以看出，拉伸后比拉伸前僅有很小的延遲，基本實(shí)現(xiàn)了實(shí)時(shí)處理，可見硬件處理速度之高。

下面是對(duì)一個(gè)TQFT貼片元件在s5（125，189）區(qū)間上做上述處理的試驗(yàn)結(jié)果。從圖4可以看出，圖像采集部分采集的圖像背景和管腳周圍存在很多亮點(diǎn)，這對(duì)于后續(xù)處理和元件管腳的定位都是非常不利的。利用灰度拉伸除去了這些亮點(diǎn)，得到了一幅更加清晰的圖像，見圖5。

在算法速度上，用軟件對(duì)圖4實(shí)現(xiàn)同樣的操作得到圖5，所需時(shí)間大約100ms，而由硬件幾乎可以做到實(shí)時(shí)處理。可見，用硬件實(shí)現(xiàn)圖像處理的速度是軟件無法相比的。由于CYCLONE系列FPGA功能非常強(qiáng)大，用戶還可以根據(jù)需要嵌入Altera公司的軟核處理器NiosII，在這個(gè)處理器上可以直接運(yùn)行由C/C＋＋編寫的復(fù)雜的圖像處理程序，也可以在內(nèi)置IDE編譯環(huán)境下編譯C/C＋＋程序，做后續(xù)處理，這將極大提高整個(gè)系統(tǒng)的處理速度。
3 圖像存儲(chǔ)傳輸模塊
該系統(tǒng)使用了兩個(gè)FIFO模塊做為數(shù)據(jù)緩沖：myfifo1、myfifo2。myfifo1用來做SDRAM的輸入緩沖器，myfifo2用來做SDRAM的輸出緩沖器。它們可以通過Altera公司免費(fèi)提供的基本宏功能來實(shí)現(xiàn)。為了提高SDRAM的存取速度，將其設(shè)置為頁(yè)猝發(fā)讀寫方式，也就是一次性讀出或?qū)懭隨DRAM一整行數(shù)據(jù)，對(duì)于本卡采用的K4S60832H存儲(chǔ)器來說，每次讀寫512個(gè)字節(jié)。用QuartusII中的MegaWizard Plug－In Manager工具可以根據(jù)需要進(jìn)行定制，定制完成后生成的FIFO模塊如圖6所示，直接調(diào)用該模塊就可以實(shí)現(xiàn)FIFO功能。

高速圖像采集處理系統(tǒng)由于采集速度快，數(shù)據(jù)量非常大，要系統(tǒng)在短時(shí)間內(nèi)把數(shù)據(jù)都傳輸出去是很困難的，這就要用到數(shù)據(jù)存儲(chǔ)。小規(guī)模數(shù)據(jù)存儲(chǔ)可以用SRAM存儲(chǔ)，操作簡(jiǎn)單，實(shí)現(xiàn)起來很方便，但價(jià)格昂貴，且容量小。由于本系統(tǒng)數(shù)據(jù)處理量大，而且速度快，綜合考慮，采用了三星公司的SDRAM存儲(chǔ)器K4S60832H，2M x 8bit x 4Bank。實(shí)現(xiàn)對(duì)SDRAM的控制，有兩種方法：一是使用專用的接口芯片，這種方法容易操作但這種控制器接口固定，訪問容量有限。二是基于FPGA的SDRAM控制器，目前FPGA的技術(shù)比較成熟，編程方便，設(shè)計(jì)靈活，便于構(gòu)造大容量的SDRAM存儲(chǔ)器。本系統(tǒng)采用的是第二種方法。為了實(shí)現(xiàn)SDRAM的控制，使用了圖7所示的狀態(tài)機(jī)，經(jīng)過仿真，可以滿足SDRAM的時(shí)序要求。SDRAM控制的復(fù)雜之處在于，每次上電之后都要經(jīng)過圖8所示的初始化階段，分別對(duì)應(yīng)于狀態(tài)機(jī)中的s0～s3。初始化完成后，進(jìn)入空閑狀態(tài)，為了保持已經(jīng)存儲(chǔ)的數(shù)據(jù)，SDRAM必須定時(shí)刷新所有存儲(chǔ)單元，對(duì)于K4S60832H來說，必須每64ms至少刷新所有的4k行一次。刷新完成后，返回到空閑狀態(tài)s4，如果讀或者寫信號(hào)有效，則進(jìn)入s6狀態(tài)激活將要進(jìn)行讀、寫的行，也就是確定要讀、寫的行地址，然后進(jìn)入s7實(shí)施寫操作或者s8實(shí)施讀操作。每一次讀寫完成后，都要進(jìn)入s9進(jìn)行一次預(yù)充電，然后返回空閑狀態(tài)，等待下一次讀、寫信號(hào)的到來，重復(fù)上面的循環(huán)。

4 USB控制模塊
為了快速的將圖像處理內(nèi)容和處理結(jié)果傳遞到貼片機(jī)控制系統(tǒng)的其他部分，該系統(tǒng)采用Cypress公司的CY7C68001芯片USB2.0接口。該芯片集成了USB2.0收發(fā)器（物理層）、USB2.0串行接口引擎SIE（鏈路層，實(shí)現(xiàn)底層通信協(xié)議）。USB的應(yīng)用協(xié)議層由FPGA內(nèi)部編程實(shí)現(xiàn)，CY7C68001芯片采用并行異步存儲(chǔ)器接口與FPGA相連，F(xiàn)PGA可以配置USB，主機(jī)也可以配置USB。

5 結(jié)束語
    該圖像處理系統(tǒng)雖然是針對(duì)貼片機(jī)系統(tǒng)設(shè)計(jì)的，但它應(yīng)用廣泛，可以用在很多圖像采集和處理領(lǐng)域。它以FPGA作為核心控制芯片，實(shí)現(xiàn)了初級(jí)處理、數(shù)據(jù)緩沖和圖像存儲(chǔ)的功能。圖像的處理功能不限于灰度拉伸，也可以進(jìn)一步實(shí)現(xiàn)去噪、濾波等功能。隨著FPGA性能的不斷提高，加上其靈活的可編程性，設(shè)計(jì)者可以擺脫傳統(tǒng)的FPGA＋DSP進(jìn)行圖像處理的思路，直接用FPGA來實(shí)現(xiàn)，不但可以減小PCB尺寸，也能夠降低元件之間相互連線帶來的信號(hào)失真，增加了系統(tǒng)可靠性和穩(wěn)定性。

參考文獻(xiàn)：
1. 王慶有 編著.CCD應(yīng)用技術(shù).天津：天津大學(xué)出版社，2002.7
2. Rafael C.Gonzalez  Richard E. Woods 著，阮秋琦 阮宇智等譯. 數(shù)字圖像處理（第二版）.北京：電子工業(yè)出版社，2005.3
3. 王誠(chéng) 吳繼華等 編著.Altera FPGA/CPLD設(shè)計(jì).北京：人民郵電出版社，2005.7
4. 陳榮 陳華 編著.VHDL芯片設(shè)計(jì).北京：機(jī)械工業(yè)出版社，2006.1
5. 劉韜 樓興華 編著.FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航.北京：人民郵電出版社，2005.6