電子技術(shù)課程設(shè)計(jì)報(bào)告書(shū)

  2011年 11月20日

多功能數(shù)字鐘電路的設(shè)計(jì)與制作

1 設(shè)計(jì)目的

（1）掌握數(shù)字鐘的設(shè)計(jì)、組裝和調(diào)試方法。

（2）掌握集成電路的使用方法。

2 設(shè)計(jì)思路

（1）設(shè)計(jì)脈沖發(fā)生電路。

（2）設(shè)計(jì)時(shí)鐘邏輯電路。

（3）設(shè)計(jì)時(shí)、分校準(zhǔn)電路。

3 設(shè)計(jì)過(guò)程

3.1總體框圖

   數(shù)字鐘電路總體方框圖如圖1所示。

                             圖1系統(tǒng)總體框圖

   1.晶體振蕩器電路：晶體振蕩器電路給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的32768Ｈz的方波信號(hào)，可保證數(shù)字鐘的走時(shí)準(zhǔn)確及穩(wěn)定。不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路。

   2.分頻器電路：分頻器電路將32768HZ的高頻方波信號(hào)經(jīng)32768次分頻后得到1Hz的方波信號(hào)供秒計(jì)數(shù)器進(jìn)行計(jì)數(shù)。分頻器實(shí)際上也就是計(jì)數(shù)器。

   3.時(shí)間計(jì)數(shù)器電路：時(shí)間計(jì)數(shù)電路由秒個(gè)位和秒十位計(jì)數(shù)器、分個(gè)位和分十位計(jì)數(shù)器及時(shí)個(gè)位和時(shí)十位計(jì)數(shù)器電路構(gòu)成，其中秒個(gè)位和秒十位計(jì)數(shù)器、分個(gè)位和分十位計(jì)數(shù)器為60進(jìn)制計(jì)數(shù)器，根據(jù)設(shè)計(jì)要求，時(shí)個(gè)位和時(shí)十位計(jì)數(shù)器為24進(jìn)制計(jì)數(shù)器。

   4.譯碼驅(qū)動(dòng)電路：譯碼驅(qū)動(dòng)電路將計(jì)數(shù)器輸出的8421BCD碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài)，并且為保證數(shù)碼管正常工作提供足夠的工作電流。

   5.整點(diǎn)報(bào)時(shí)電路：在時(shí)間出現(xiàn)整點(diǎn)前數(shù)秒內(nèi),數(shù)字鐘會(huì)自動(dòng)報(bào)時(shí),以示提醒.其作用方式是發(fā)出連續(xù)的或有節(jié)奏的音頻聲波,較復(fù)雜的也可以是實(shí)時(shí)語(yǔ)音提示。

  3.2方案設(shè)計(jì)與論證

3.2.1脈沖產(chǎn)生電路

     方案一：由集成電路定時(shí)器555與RC組成的多諧振蕩器作為時(shí)間標(biāo)準(zhǔn)信號(hào)源。

    圖2  555與RC組成的多諧振蕩器圖

     用555組成的脈沖產(chǎn)生電路: R1=15*103Ω，R2=68*103Ω，C=10μF ，則555所產(chǎn)生的脈沖的為:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而設(shè)計(jì)要求為1Hz,因此其誤差為5.3%,在精度要求不是很高的時(shí)候可以使用。

     方案二:振蕩器是數(shù)字鐘的核心。振蕩器的穩(wěn)定度及頻率的精確度決定了數(shù)字鐘計(jì)時(shí)的準(zhǔn)確程度，通常選用石英晶體構(gòu)成振蕩器電路。石英晶體振蕩器的作用是產(chǎn)生時(shí)間標(biāo)準(zhǔn)信號(hào)。因此，一般采用石英晶體振蕩器經(jīng)過(guò)分頻得到這一時(shí)間脈沖信號(hào)。

圖3 石英晶體振蕩器圖

     石英晶體振蕩電路:采用的32768晶體振蕩電路,其頻率為32768Hz,然后再經(jīng)過(guò)15分頻電路可得到標(biāo)準(zhǔn)的1Hz的脈沖輸出.R的阻值,對(duì)于TTL門(mén)電路通常在0.7～2KΩ之間;對(duì)于CMOS門(mén)則常在10～100MΩ之間。

     綜上分析，從電路的穩(wěn)定性的角度考慮，選擇方案二，以石英晶體振蕩電路作為最穩(wěn)定的信號(hào)

3.2.2時(shí)間計(jì)數(shù)器電路

     方案一:74LS90

圖4 74ls90管腳圖                                圖5 74ls192管腳圖

     74LS90是異步二—五—十進(jìn)制加法計(jì)數(shù)器，它既可以作二進(jìn)制加法計(jì)數(shù)器，又可以作五進(jìn)制和十進(jìn)制加法計(jì)數(shù)器。

     通過(guò)不同的連接方式，74LS90可以實(shí)現(xiàn)四種不同的邏輯功能；而且還可借助R0(1)、R0(2)對(duì)計(jì)數(shù)器清零，借助S9(1)、S9(2)將計(jì)數(shù)器置9。其具體功能詳述如下：

(1)計(jì)數(shù)脈沖從CP1輸入，QA作為輸出端，為二進(jìn)制計(jì)數(shù)器。

(2)計(jì)數(shù)脈沖從CP2輸入，QDQCQB作為輸出端，為異步五進(jìn)制加法計(jì)數(shù)器。

(3)若將CP2和QA相連，計(jì)數(shù)脈沖由CP1輸入，QD、QC、QB、QA作為輸出端，則構(gòu)成異步8421碼十進(jìn)制加法計(jì)數(shù)器。

(4)若將CP1與QD相連，計(jì)數(shù)脈沖由CP2輸入，QA、QD、QC、QB作為輸出端，則構(gòu)成異步5421碼十進(jìn)制加法計(jì)數(shù)器。

(5)清零、置9功能。

     方案二:74LS192

TCD 錯(cuò)位輸出端（低電平有效） TCU 進(jìn)位輸出端（低電平有效）

CPD 減計(jì)數(shù)時(shí)鐘脈沖輸入端（上升沿有效）CPU 加計(jì)數(shù)時(shí)鐘脈沖輸入端（上升沿有效）

MR 異步清除端  P0～P3 并行數(shù)據(jù)輸入端   Q0～Q3并行數(shù)據(jù)輸出端

PL 異步并行置入控制端（低電平有效）

74ls90相對(duì)穩(wěn)定，有二、五、十三種進(jìn)制可以選擇，能直接實(shí)現(xiàn)秒分個(gè)位十進(jìn)制和時(shí)時(shí)位的二進(jìn)制，利用強(qiáng)制清零可以實(shí)現(xiàn)六進(jìn)制，74ls192同樣可以實(shí)現(xiàn)這些功能，卻沒(méi)有

74ls90穩(wěn)定，但74ls90在實(shí)現(xiàn)時(shí)12翻1時(shí)比較困難，74ls192可以用置數(shù)這一功能來(lái)實(shí)現(xiàn)，所以實(shí)驗(yàn)采用74ls192

     綜上所述，計(jì)數(shù)部分電路選用方案二，用74ls192來(lái)實(shí)現(xiàn)數(shù)字鐘分秒時(shí)之間的轉(zhuǎn)換

3.2.3校時(shí)電路

     方案一：通常，校正時(shí)間的方法是：首先截?cái)嗾５挠?jì)數(shù)通路，然后再進(jìn)行人工出觸發(fā)計(jì)數(shù)或?qū)㈩l率較高的方波信號(hào)加到需要校正的計(jì)數(shù)單元的輸入端，校正好后，再轉(zhuǎn)入正常計(jì)時(shí)狀態(tài)即可。根據(jù)要求，數(shù)字鐘應(yīng)具有分校正和時(shí)校正功能，因此，應(yīng)截?cái)喾謧€(gè)位和時(shí)個(gè)位的直接計(jì)數(shù)通路，并采用正常計(jì)時(shí)信號(hào)與校正信號(hào)可以隨時(shí)切換的電路接入其中。圖6所示為所設(shè)計(jì)的校時(shí)電路。

圖 6 方案一校正電路圖

     方案二：在剛開(kāi)電源時(shí)時(shí)分秒可能為任意數(shù)值，所以需要調(diào)整，置開(kāi)關(guān)為手動(dòng)調(diào)節(jié)檔，分別對(duì)時(shí)分進(jìn)行調(diào)節(jié)。原理是在S1接通時(shí)屏蔽了秒十位進(jìn)位脈沖，此時(shí)分計(jì)數(shù)脈沖為輸入的1Hz信號(hào)；S2接通時(shí)屏蔽了分十位進(jìn)位脈沖，此時(shí)時(shí)計(jì)數(shù)脈沖為連續(xù)1Hz信號(hào)，所以可以實(shí)現(xiàn)快速調(diào)節(jié)，多了0.01uf的電容防抖動(dòng)。

     方案一簡(jiǎn)單但如果開(kāi)關(guān)不是防抖動(dòng)開(kāi)關(guān)就會(huì)出現(xiàn)校時(shí)不是按照安一次開(kāi)關(guān)就變一次來(lái)，方案二加了防抖電路和防抖電容，使校時(shí)系統(tǒng)更穩(wěn)定。

綜上所述，選擇方案二為校時(shí)電路。

圖7 方案二校正電路圖

4單元電路的設(shè)計(jì)

4.1時(shí)間脈沖產(chǎn)生電路的設(shè)計(jì)

數(shù)字鐘的晶體振蕩器輸出頻率較高，為了得到1Hz的秒信號(hào)輸入，需要對(duì)振蕩器的輸出信號(hào)進(jìn)行分頻。通常實(shí)現(xiàn)分頻器的電路是計(jì)數(shù)器電路，一般采用多級(jí)2進(jìn)制計(jì)數(shù)器來(lái)實(shí)現(xiàn)。這里可選多極２進(jìn)制計(jì)數(shù)電路CD4060和CD4040來(lái)構(gòu)成分頻電路。CD4060和CD4040在數(shù)字集成電路中可實(shí)現(xiàn)的分頻次數(shù)最高，而且CD4060還包含振蕩電路所需的非門(mén)，使用更為方便。

CD4060計(jì)數(shù)為１４級(jí)２進(jìn)制計(jì)數(shù)器，可以將32768Ｈz的信號(hào)分頻為２Ｈz，根據(jù)CD4060的內(nèi)部結(jié)構(gòu)及特性原理，CD4060的時(shí)鐘輸入端兩個(gè)串接的非門(mén)，因此可以直接實(shí)現(xiàn)振蕩和分頻的功能。

CD4060計(jì)數(shù)器的計(jì)數(shù)模數(shù)為4096（ ）。如將32768Hz信號(hào)分頻為1Hz，則需外加一個(gè)8分頻計(jì)數(shù)器，故一般較少使用CD4040來(lái)實(shí)現(xiàn)分頻。

綜上所述，可選擇CD4060同時(shí)構(gòu)成振蕩電路和分頻電路。在MR和RS之間接入振蕩器外接元件可實(shí)現(xiàn)振蕩，并利用時(shí)計(jì)數(shù)電路中多一個(gè)2分頻器（后述）可實(shí)現(xiàn)15級(jí)2分頻，即可得1Hz信號(hào)。

4.2 60進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

“秒”計(jì)數(shù)器電路與“分”計(jì)數(shù)器電路都是60進(jìn)制，它由一級(jí)10進(jìn)制計(jì)數(shù)器和一級(jí)6進(jìn)制計(jì)數(shù)器連接構(gòu)成。如圖4所示由74ls192構(gòu)成的60進(jìn)制計(jì)數(shù)器。

由于74ls192本來(lái)就是10進(jìn)制計(jì)數(shù)，所以各位直接MR接低電平，UP接時(shí)鐘脈沖就可以實(shí)現(xiàn)十進(jìn)制，當(dāng)個(gè)位“Q3Q2Q1Q0”為“1001”時(shí) Q3為“1”通過(guò)非門(mén)為“0”，“Q3Q2Q1Q0”變?yōu)椤?/SPAN>0000”時(shí)Q3為“1”，通過(guò)非門(mén)為“1”，即產(chǎn)生一上升沿，實(shí)現(xiàn)個(gè)位進(jìn)數(shù)。

當(dāng)十位“Q3Q2Q1Q0”由0101變?yōu)?/SPAN>0110時(shí)，Q1Q2通過(guò)一與門(mén)輸出由0變?yōu)?/SPAN>1，接MR清零，由于是異步清零，所以不會(huì)輸出0110，即實(shí)現(xiàn)6進(jìn)制，Q1Q2通過(guò)一與門(mén)輸出由0變?yōu)?/SPAN>1，產(chǎn)生一上升沿，實(shí)現(xiàn)進(jìn)位。

圖8 60進(jìn)制計(jì)數(shù)器電路圖

4.3 12進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

當(dāng)十位計(jì)數(shù)狀態(tài)為Q3Q2Q1Q0為0000時(shí)，與非門(mén)被封鎖恒為1，PL為1，個(gè)位為10進(jìn)制計(jì)數(shù)，即時(shí)計(jì)數(shù)的1到9。

到9后進(jìn)位同秒分個(gè)位進(jìn)位。當(dāng)十位計(jì)數(shù)狀態(tài)為Q3Q2Q1Q0為0001時(shí)，若個(gè)位Q3Q2Q1Q0為0011，與非門(mén)輸出0，PL為0，置數(shù)，設(shè)定D3D2D1D0為0001，則個(gè)位由2變1，與非門(mén)通過(guò)一非門(mén)接十位清零端，個(gè)位Q3Q2Q1Q0為0011，與非門(mén)輸出0，經(jīng)非門(mén)為1，MR為1，強(qiáng)制清零，由1變零，綜合個(gè)位十位即實(shí)現(xiàn)了12變1，此設(shè)計(jì)就是以此來(lái)實(shí)現(xiàn)12進(jìn)制。

個(gè)位Q3通過(guò)一個(gè)非門(mén)接十位脈沖端，當(dāng)個(gè)位“Q3Q2Q1Q0”為“1001”時(shí) Q3為“1”通過(guò)非門(mén)為“0”，“Q3Q2Q1Q0”變?yōu)椤?/SPAN>0000”時(shí)Q3為“1”，通過(guò)非門(mén)為“1”，即產(chǎn)生一上升沿，實(shí)現(xiàn)個(gè)位十進(jìn)數(shù)。

圖9 3 24進(jìn)制計(jì)數(shù)器圖

4.4 譯碼及驅(qū)動(dòng)顯示電路

譯碼電路的功能是將“秒”、“分”、“時(shí)”計(jì)數(shù)器的輸出代碼進(jìn)行翻譯，變成相應(yīng)的數(shù)字。本次設(shè)計(jì)使用7SEG-BCD數(shù)碼管，但由于7SEG-BCD數(shù)碼管市場(chǎng)很難買(mǎi)到，所以使用74ls48和共陰數(shù)碼管代替。74LS48芯片可以直接對(duì)8421BCD碼進(jìn)行譯碼，而且74LS48芯片具有脈沖消隱輸入、消隱輸入、燈測(cè)試輸入端可以對(duì)電路進(jìn)行簡(jiǎn)單測(cè)試，方便測(cè)試電路和檢查錯(cuò)誤。把它對(duì)應(yīng)的管腳與數(shù)碼管管連接起來(lái)。就組成了顯示電路。見(jiàn)圖所示。

圖10譯碼及驅(qū)動(dòng)顯示電路圖

4.5 校時(shí)電路的設(shè)計(jì)

數(shù)字種啟動(dòng)后,每當(dāng)數(shù)字鐘顯示與實(shí)際時(shí)間不符進(jìn),需要根據(jù)標(biāo)準(zhǔn)時(shí)間進(jìn)行校時(shí)。校“秒”時(shí)，采用等待校時(shí)。?！胺帧?、“時(shí)”的原理比較簡(jiǎn)單，采用加速校時(shí)。

對(duì)校時(shí)電路的要求是 :

1．在小時(shí)校正時(shí)不影響分和秒的正常計(jì)數(shù) 。

2．在分校正時(shí)不影響秒和小時(shí)的正常計(jì)數(shù) 。

如圖11所示，當(dāng)開(kāi)關(guān)打向上時(shí)，因?yàn)樾Ｕ盘?hào)和0相與的輸出為0，而開(kāi)關(guān)的另一端接高電平，正常輸入信號(hào)可以順利通過(guò)與或門(mén)，故校時(shí)電路處于正常計(jì)時(shí)狀態(tài)；當(dāng)開(kāi)關(guān)打向下時(shí)，情況正好與上述相反，這時(shí)校時(shí)電路處于校時(shí)狀態(tài)，進(jìn)位脈沖被屏蔽，進(jìn)位信號(hào)始終為0，按一下按鈕開(kāi)關(guān)既有一個(gè)高電平輸入，此時(shí)進(jìn)位信號(hào)變?yōu)?/SPAN>1，0變1，由一上升脈沖，分（時(shí)）個(gè)位可進(jìn)一位，由此來(lái)實(shí)現(xiàn)校時(shí)。與非門(mén)可選74LS00，非門(mén)則可用與非門(mén)2個(gè)輸入端并接來(lái)代替節(jié)省芯片。因此實(shí)際使用時(shí)，須對(duì)開(kāi)關(guān)的狀態(tài)進(jìn)行消除抖動(dòng)處理，圖11為加2個(gè)0.01uF的電容。

圖11 校時(shí)電路圖

4.6 總體電路框圖

圖12 電路總圖